در این بخش تمامی پروژه های تخصصی (تخفیفی) موجود برای شما علاقه مندان ارائه شده است. لازم به ذکر است تمامی پروژه های موجود دارای پشتیبانی می باشند و در صورت نیاز و هر گونه مشکل می توانید با تیم پشتیبانی مهندسان حوان تماس بگیرید. همچنین در پروژه های دانشجویی (دانشگاهی) درصورت نیاز به گزارش متنی برای ارائه به استاد خویش می توانید با تیم پشتیبانی ما تماس بگیرید و گزارش پروژه را بر اساس نیاز خود به ما سفارش دهید و در مدت دو روز تا هفت روز (بر اساس سفارش شما) گرارش بصورت فارسی / انگلیسی تهیه و برای شما ارسال می گردد.
پروژه های شبیه سازی با AVISPA
ارزیابی پروتکل NSPK در یک ارتباط ایمن بین یک initiator و responder در نرم افزار AVISPA در حالت ATSE
ارزیابی پروتکل NSPK در یک ارتباط ایمن بین یک initiator و responder در نرم افزار AVISPA در حالت ATSE The…
ارزیابی حمله reply attack در پروتکل تبادل کلید عمومی به علت عدم احراز هویت کامل با AVISPA در حالت OFMC
ارزیابی حمله reply attack در پروتکل تبادل کلید عمومی به علت عدم احراز هویت کامل با AVISPA در حالت OFMC…
بررسی ضعف پروتکل تبادل کلید عمومی در حمله جلسات زمان در شبکه با نرم افزار AVISPA در حالت OFMC
بررسی ضعف پروتکل تبادل کلید عمومی در حمله جلسات زمان در شبکه با نرم افزار AVISPA در حالت OFMC در…
ارزیابی امنیتی یک شبکه نا ایمن در حمله استراق سمع با نرم افزار AVISPA در حالت ATSE
حملهٔ شخص میانی یا حملهٔ Bucket Brigade یا گاهی با عنوان حملهٔ ژانوس شناخته می‌شود. در رمزنگاری و امنیت رایانه،…
بررسی حملهٔ بازپخش یا تکرار (Replay attack) در شبکه نا ایمن با AVISPA در حالت ATSE
حملهٔ بازپخش یا تکرار )به انگلیسی Replay attack) یکی از انواع حملات تحت شبکه است که در آن یک انتقال دادهٔ معتبر با انگیزهٔ…
بررسی مکانیزم مقابله با حمله reply attack با استفاده از timestamps و ساختار کلید متقارن با نرم افزار AVISPA در حالت OFMC
حملهٔ بازپخش یا تکرار )به انگلیسی Replay attack) یکی از انواع حملات تحت شبکه است که در آن یک انتقال دادهٔ معتبر با انگیزهٔ…
پروژه های OPNET
طراحی و پیاده سازی یک سیستم ارتباطی WAN برای اتصال 3 شبکه در 3 شهر متفاوت در دو سناریو جهت ارزیابی traffic sentبا شبیه ساز OPNET
طراحی و پیاده سازی یک سیستم ارتباطی WAN برای اتصال 3 شبکه در 3 شهر متفاوت در دو سناریو جهت…
طراحی و پیاده سازی یک سیستم ارتباطی با 4 زیرشبکه اترنت در دو سناریو متفاوت جهت ارزیابی response time با شبیه ساز OPNET
طراحی و پیاده سازی یک سیستم ارتباطی با 4 زیرشبکه اترنت در دو سناریو متفاوت جهت ارزیابی response time با…
طراحی و پیاده سازی یک شبکه اترنت با یک هاب و دو سوییچ و 16 هاست (node) جهت ارزیابی collision count با شبیه ساز OPNET
طراحی و پیاده سازی یک شبکه اترنت با یک هاب و دو سوییچ و 16 هاست (node) جهت ارزیابی collision…
بررسی عملکرد پروتکل TCP در لایه سوم مدل TCP/IP با پیاده سازی یک سیستم ارتباطی WAN برای اتصال 2 شبکه در 3 سناریو جهت ارزیابی congestion window size با شبیه ساز OPNET
بررسی عملکرد پروتکل TCP در لایه سوم مدل TCP/IP با پیاده سازی یک سیستم ارتباطی WAN برای اتصال 2 شبکه…
بررسی عملکرد یک سیستم ارتباطی wireless با 9 node و در 4 سناریو متفاوت جهت ارزیابی retransmission attempt با شبیه ساز OPNET
بررسی عملکرد یک سیستم ارتباطی wireless با 9 node و در 4 سناریو متفاوت جهت ارزیابی retransmission attempt با شبیه…
بررسی عملکرد یک سیستم ارتباطی wireless با 9 node و در 4 سناریو متفاوت جهت ارزیابی global delay با شبیه ساز OPNET
بررسی عملکرد یک سیستم ارتباطی wireless با 9 node و در 4 سناریو متفاوت جهت ارزیابی global delay با شبیه…
پروژه های VHDL
پیاده سازی یک مدار ترکیبی (combinational) با زبان VHDL برای ضرب اعداد دو بیتی باینری با نرم افزار Quartus
پیاده سازی یک مدار ترکیبی (combinational) با زبان VHDL برای ضرب اعداد دو بیتی باینری با نرم افزار Quartus در…
پیاده سازی یک مدار ترکیبی (combinational) با زبان VHDL به همراه 10 سیگنال واسط با نرم افزار Quartus
پیاده سازی یک مدار ترکیبی (combinational) با زبان VHDL به همراه 10 سیگنال واسط با نرم افزار Quartus در این…
پیاده سازی یک مدار ترکیبی (combinational) با زبان VHDL به همراه 4 ورودی و 1 خروجی با نرم افزار Quartus
پیاده سازی یک مدار ترکیبی (combinational) با زبان VHDL به همراه 4 ورودی و 1 خروجی با نرم افزار Quartus…
پیاده سازی VHDL code for Data Memory of the MIPS processor با زبان VHDL در نرم افزار Quartus
پیاده سازی VHDL code for Data Memory of the MIPS processor با زبان VHDL در نرم افزار Quartus در این…
پیاده سازی یک فیلیپ فلاپ های D-FF و SR-Latch و T-FF و JK-FF با زبان VHDL در نرم افزار Quartus
پیاده سازی یک فیلیپ فلاپ های D-FF و SR-Latch و T-FF و JK-FF با زبان VHDL در نرم افزار Quartus…
پیاده سازی یک مدار شمارنده همزمان با استفاده از T-FF با زبان VHDL در نرم افزار Quartus
پیاده سازی یک مدار شمارنده همزمان با استفاده از T-FF با زبان VHDL در نرم افزار Quartus در این پروژه…
پروژه های QtSpim (MIPS)
پیاده سازی و اجرای یک پروژه MIPS برای دستورات مرجع حافظه (memory reference instructions) با نرم افزار QtSpim
پیاده سازی و اجرای یک پروژه MIPS برای دستورات مرجع حافظه (memory reference instructions (lw and sw)) با نرم افزار…
پیاده سازی و اجرای یک پروژه Nested Calls (NOT using a stack) با کمک jal و jr و نرم افزار QtSpim
پیاده سازی و اجرای یک پروژه Nested Calls با کمک jal و jr و نرم افزار QtSpim در اینجا یک…
پیاده سازی و اجرای یک پروژه Nested Calls با دستورات jal and jr instructions و نرم افزار QtSpim
پیاده سازی و اجرای یک پروژه Nested Calls با دستورات jal and jr instructions و نرم افزار QtSpim در اینجا…
پیاده سازی و اجرای یک پروژه MIPS برای ضرب دو عدد unsigned integers در دو ریجستر با نرم افزار QtSpim
پیاده سازی و اجرای یک پروژه MIPS برای ضرب دو عدد unsigned integers در دو ریجستر با نرم افزار QtSpim…
پیاده سازی و اجرای یک پروژه MIPS برای لود کردن داده در ریجستر و اجرای محاسبات عددی با نرم افزار QtSpim
پیاده سازی و اجرای یک پروژه MIPS برای لود کردن داده در ریجستر و اجرای محاسبات عددی و ذخیر در…
پیاده سازی یک پروژه MIPS (pseudo-code) برای ضرب دو عدد unsigned integers با نرم افزار QtSpim
پیاده سازی یک پروژه MIPS (pseudo-code) برای ضرب دو عدد unsigned integers با نرم افزار QtSpim در این پروژه یک…
پروژه های Quartus
پروژه های Verilog HDL
پیاده سازی مدار مطقی با Maxterm ها و 4 ورودی و یک خروجی در نرم افزار Quartus
پیاده سازی مدار مطقی با Maxterm ها و 4 ورودی و یک خروجی در نرم افزار Quartus در این پروژه…
پیاده سازی مدار مطقی با Minterm ها و 4 ورودی و یک خروجی در نرم افزار Quartus
پیاده سازی مدار مطقی با Minterm ها و 4 ورودی و یک خروجی در نرم افزار Quartus در این پروژه…
پیاده سازی یک مدار منطقی با گیت های AND و OR و NOR در نرم افزار Quartus
پیاده سازی یک مدار منطقی با گیت های AND و OR و NOR در نرم افزار Quartus Objectives: Within the…
پیاده سازی یک مدار ریجیستر با چند تابع (Multi-Function Register) با زبان Verilog HDL در نرم افزار Quartus
پیاده سازی یک مدار ریجیستر با چند تابع (Multi-Function Register) با زبان Verilog HDL در نرم افزار Quartus در این…
پیاده سازی یک مدار مور (Moore-type) برای دیاگرام حالت با زبان Verilog HDL در نرم افزار Quartus
پیاده سازی یک مدار مور (Moore-type) برای دیاگرام حالت با زبان Verilog HDL در نرم افزار Quartus در این پروژه…
پیاده سازی یک مدار میلی (Mealy-type) برای دیاگرام حالت با زبان Verilog HDL در نرم افزار Quartus
پیاده سازی یک مدار میلی (Mealy-type) برای دیاگرام حالت با زبان Verilog HDL در نرم افزار Quartus در این پروژه…